问题：
某16位盘算机的主存按字节编址，存取单元为16位；接纳16位定长指令字花样；CPU接纳单总线结构，主要部门如下图所示。图中R0～R3为通用寄存器；T为暂存器；SR为移位寄存器，可实现直送（mov）、左移一位（left）和右移一位（right）3种操作，控制信号为SRop，SR的输出由信号SRout控制；ALU可实现直送A（mova）、A加B（add）、A减B（sub）、A与B（and）、A或B（or）、非A（not）、A加1（inc）7种操作，控制信号为ALUop。
请回覆下列问题。（1）图中哪些寄存器是法式员可见的？为何要设置暂存器T？（2）控制信号ALUop和SRop的位数至少各是几多？（3）控制信号SRout所控制部件的名称或作用是什么？（4）端点①～⑨中，哪些端点须毗连到控制部件的输出端？（5）为完善单总线数据通路，需要在端点①～⑨中响应的端点之间添加须要的连线。写出连线的起点和终点，以准确表现数据的流动偏向。（6）为什么二路选择器MUX的一个输入端是2？该题主要考察对CPU中数据通路和控制部件功效和基本结构的明白以及运用能力。
第（1）小题主要考察考生对数据通路中各种寄存器功效的明白和运用能力。法式员可见的寄存器是指那些通历程序可以读取或修改其值的寄存器。显然，在算术运算类指令中，通用寄存器（R0～R3）即可以存放源操作数，也可以存放运算的效果，因此，通用寄存器（R0～R3）是法式员可见寄存器。转移类指令执行时会读取和修改PC中的内容，以是PC也是法式员可见寄存器。由于CPU接纳单总线结构，ALU的A、B端口的输入来自于统一个总线，若无暂存器T，A、B端口总是同时从总线上获得两个相同的数据，使ALU难以完成对两个差别数据的运算操作。设置一个暂存器T后，两个差别数据可以在两个时钟周期划分传送，在第一个时钟周期，总线传送过来的数据暂存到T中，通过T传给A端口，在第二个时钟周期，总线传送过来的数据直接送到B端口。
第（2）小题主要考察考生对信号编码和译码的明白和运用能力。若对m个操作举行编码所需的位数为n，则m和n的关系知足公式：
由于ALU共有7种操作，故其操作控制信号ALUop至少需要3位；移位寄存器有3种操作，故其操作控制信号SRop至少需要两位。
第（3）小题主要考察考生对总线的明白和运用能力。
总线是一种多部件共享的信息传输线路，各部件输出端必须通过三态门毗连到总线。输出信息到总线时，打开三态门；部件不输出信息到总线时，必须使三态门的输出端呈高阻态。若部件到总线的输出端不使用三态门举行控制，则各部件始终对总线输出非0即1的信号，从而使得总线不能准确传输信息。信号SRout所控制的部件在移位寄存器与总线之间，该部件是一个三态门，用于控制移位器与总线之间数据通路的毗连与断开。
第（4）小题主要考察考生对控制部件功效的明白和运用能力。在图中，通用寄存器（R0～R3）、暂存器T、ALU、多路选择器（MUX）等部件之间流动的信息是数据信号，表现着某一部件的运算效果或存放的内容，以实线表现，箭头指示了数据流动的偏向。控制这些部件的信号是控制信号，如控制ALU操作的操作选择信号ALUop。控制信号以虚线表现，箭头指示了被控制的部件。控制信号由控制部件凭据对当前执行指令的操作码（IR中的操作码）译码发生，送到数据通路中通用寄存器（R0～R3）、暂存器T、ALU、多路选择器（MUX）等部件的控制端。每一条指令对应着一组控制信号，这组控制信号控制着数据通路中数据在各部件之间的有序流动和运算，从而实现指令要求的功效。
图中端口①、②、③、⑤、⑧对应的信号是控制信号，须毗连到控制部件输出端。
第（5）小题主要考察考生对数据通路结构的明白和运用能力。
凭据（4）中的叙述，9个端点中只有④、⑥、⑦和⑨对应的信号是数据信号，从图中部件可以看出④和⑨表现输入信号，⑥和⑦表现输出信号，以是合适的毗连是：连线1，⑥→⑨；连线2，⑦→④。此时，ALU的B输入端可以吸收来自于总线的数据，也可以吸收多路选择器MUX输入端的数据“2”。
第（6）小题主要考察考生对数据通路结构的明白和运用能力。
由于每条指令的长度为16位，按字节编址，以是每条指令占用两个内存单元，顺序执行时，下条指令地址为(PC)+2。MUX的一个输入端为2，可便于执行(PC)+2操作。
上一篇 这次是如家，下次可能是你！
下一篇 你是苹果型还是梨型身材？这对患心脏病风险有影响
